同步FIFOVerilogHDL通过验证包含所有标志位 上传者:y66197 2019-07-14 00:15:21上传 ZIP文件 1.93KB 热度 40次 同步FIFO的空、满、半满、将空、将满标志都有包含,代码通过modelsim验证 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 发表评论