用VHDL语言仿真闹钟设计

Name: 用VHDL语言仿真闹钟设计
Rating: 4.5 (47 reviews)
Author: kaiyu_chenkkk

上传者：kaiyu_chenkkk 2019-06-28 00:39:32上传 RAR文件 289.06KB 热度 47次

Simulating alarm clock design with VHDL language

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

用VHDL语言仿真闹钟设计

Simulating alarm clock design with VHDL language

大小：0B | 2019-06-28 00:39:32
用VHDL语言仿真音乐设计

用VHDL语言仿真音乐设计(包含多个模块)

大小：226KB | 2020-10-28 04:42:57
基于FPGA用VHDL语言设计的闹钟已验证

大小：0B | 2019-01-08 15:40:58
用VHDL语言仿真歌曲

用VHDL语言仿真歌曲刘德华的《月老》完整的VHDL下载

大小：217KB | 2020-09-19 15:41:00
vhdl闹钟设计

本资料详细描述了电子闹钟的整个开发流程并附带说明了vhdl要注意的语法结构

大小：0B | 2019-07-10 02:30:24
用VHDL语言设计半加器

大小：0B | 2018-12-08 09:05:20
用VHDL语言仿真交通灯

大小：0B | 2019-01-16 13:38:58
用VHDL语言设计的秒表

本来有一个完整的报告，包括原理分析、原理图和仿真结果的，但是后来格盘的时候丢了，现在只有程序了。

大小：0B | 2019-05-21 23:47:11
用VHDL语言设计流水操作

在介绍了VHDL语言的基本特点和流水线的概念之后,简要叙述了如何使用单赋值代码开发算法的并发性,以获...

大小：35.85 KB | 2022-07-15 18:45:43
基于VHDL的数字闹钟设计

大小：0B | 2019-01-18 15:03:54
VHDL闹钟系统

大小：0B | 2019-01-08 15:39:26
用VHDL语言设计数字秒表

大小：0B | 2019-04-11 12:19:27
用vhdl语言设计的数字时钟

用vhdl语言设计的数字时钟基于maxplus2软件的描述

大小：0B | 2018-12-19 04:33:46
用VHDL语言的CPLD器件设计

本文介绍VHDL语言的基本概念,主要特点及利用其进行数字电路设计的方法,并通过实例加以说明.

大小：11.54 KB | 2022-07-15 18:41:57
用vhdl语言频率计设计

实现32位16进制的频率计，并经译码驱动显示。

大小：0B | 2019-07-15 12:28:34
用VHDL语言设计数字系统实例

用VHDL语言设计数字系统实例

大小：50.54 KB | 2022-07-15 18:48:02