-
Simulating alarm clock design with VHDL language
大小：289.06KB | 2019-06-28 00:39:32 -
VHDL语言设计数字跑表的源代码，通过VHDL语言实现数字跑表的功能
大小：237.64KB | 2019-06-04 03:38:35 -
Verilog控制ADC的全部程序，通过Verilog语言控制模数的转换
大小：142.33KB | 2019-05-05 14:38:37
Ta的上传资源列表