2个74160做的60进制计数器

Name: 2个74160做的60进制计数器
Rating: 4.5 (80 reviews)
Author: the_marvellous_yolk

上传者：the_marvellous_yolk 2019-05-31 06:11:54上传 ZIP文件 191.66KB 热度 80次

用2个74160做成的60进制计数器，用的是QuartusII

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

: 码姐姐匿名网友 2019-05-31 06:11:55

确实很好用

: 码姐姐匿名网友 2019-05-31 06:11:55

非常好实用！！！

: 码姐姐匿名网友 2019-05-31 06:11:55

挺好的！直接通过了

: 码姐姐匿名网友 2019-05-31 06:11:55

原理图帮了大忙了

: 码姐姐匿名网友 2019-05-31 06:11:55

打不开额，怎么办

: 码姐姐匿名网友 2019-05-31 06:11:55

简单实用吧

: 码姐姐匿名网友 2019-05-31 06:11:55

电路很简单可以使用

: 码姐姐匿名网友 2019-05-31 06:11:55

打不开额，，，，

: 码姐姐匿名网友 2019-05-31 06:11:55

资料还可以

: 码姐姐匿名网友 2019-05-31 06:11:55

很遗憾，打不开啊

2个74160做的60进制计数器

用2个74160做成的60进制计数器，用的是QuartusII

大小：0B | 2019-05-31 06:11:54
60进制计数器

大小：0B | 2019-03-07 18:52:42
同步十进制计数器74160的灵活应用

从标准化和系列化的角度考虑,数字集成电路中的计数器在计数进制上只有应用最广泛的几种类型,如二进制、十...

大小：0B | 2020-05-15 06:00:31
74160同步十进制计数器灵活应用

74160同步十进制计数器灵活应用741607416074160741607416074160741...

大小：0B | 2019-07-11 13:39:19
60进制计数器设计

60进制的数电制作方法，及一系列注意事项

大小：0B | 2019-07-11 13:39:17
60进制计数器.docx

含有计数使能、复位、时钟校准的60进制(秒)计数器。设计语言VHDL。包含代码、管脚绑定设计、功能描...

大小：43KB | 2020-08-15 13:13:38
60进制计数器 eda

大小：0B | 2018-12-08 23:31:02
60进制计数器VHDL设计

60进制VHDL设计文本，

大小：0B | 2019-09-27 21:10:58
60进制加法计数器.zip

2)实现该电路的一种设计使用了2片74HC192、1片74HC00、1片CD4050,用555芯片设...

大小：227KB | 2020-08-09 07:05:10
60进制计数器时钟电路

60进制计数器Proteus仿真7.4以上版本打开

大小：0B | 2019-06-05 02:49:09
verilog实现60进制计数器

verilog实现60进制计数器源代码及测试代码

大小：0B | 2019-05-17 06:16:59
verilog60进制计数器

verilog60进制计数器,使用VERILOG语言编写

大小：0B | 2019-05-06 06:19:58
基于FPGA的60进制计数器.zip

基于FPGA的60进制计数器实现功能：基于FPGA的60进制计数器实验部分代码： Librar...

大小：313KB | 2020-07-20 07:01:06
60进制计数器multisim源文件

60进制计数器multisim源文件,采用74LS161方案,到60后自动清零,两个数码管显示,mu...

大小：132KB | 2020-11-21 13:34:53
计数器一个十进制的计数器

Counter, a decimal counter

大小：0B | 2019-06-24 01:03:49
异步一百进制加法计数器两片74160构成.zip

两片74160加上进位输出电路,构成异步一百进制加法计数器.读者应先掌握单片74160的使用方法,再...

大小：0B | 2020-05-31 17:00:37