verilog编写的伪随机序列发生器

Name: verilog编写的伪随机序列发生器
Rating: 4.5 (53 reviews)
Author: baibaiwei

上传者：baibaiwei 2019-05-28 12:13:29上传 ZIP文件 1.13KB 热度 53次

此程序是用verilog语言实现的伪随机序列，程序里面对同步字节、数据包、数据帧都有说明，使得程序明白易懂。

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

verilog编写的伪随机序列发生器

此程序是用verilog语言实现的伪随机序列，程序里面对同步字节、数据包、数据帧都有说明，使得程序明...

大小：0B | 2019-05-28 12:13:29
伪随机序列发生器 verilog

大小：0B | 2018-12-07 16:02:07
Verilog伪随机序列发生器

Verilog 写的伪随机序列发生器，结构清晰，逻辑也挺顺。同步字节、数据包、数据帧这些关键部分都有...

大小：1.13KB | 2025-05-30 10:23:36
伪随机信号发生器 verilog

大小：0B | 2018-12-07 16:02:02
最新的伪随机序列发生器

这是本人利用国外最新技术设计的最新的伪随机序列发生器。

大小：0B | 2019-05-14 21:52:55
基础电子中的m序列发生器伪随机序列发生器

m序列码也称伪随机序列码,其主要特点是: (1)每个周期中,“1”码出现2n-1次,“0”码出现...

大小：83KB | 2020-11-17 23:27:23
FPGA的伪随机序列发生器设计

大小：0B | 2018-12-07 16:02:10
Verilog编写的M序列发生器

Verilog编写的M序列发生器

大小：4.54 KB | 2022-07-25 14:42:05
基于FPGA伪随机序列发生器设计

Design of pseudo-random sequence generator based o...

大小：0B | 2019-06-27 23:03:54
FPGA实现的伪随机序列码发生器

大小：0B | 2018-12-07 16:02:04
随机信号发生器Verilog

使用LFSR和CASR构成随机数或随机信号发生器；Verilog实现

大小：0B | 2019-05-31 23:01:21
m序列发生器verilog

用VERILOG产生伪随机序列，已做仿真。仿真结果包含在工程中。

大小：0B | 2019-05-13 06:16:33
伪随机数发生器

Pseudo random number generator

大小：0B | 2019-06-22 05:36:45
伪随机信号发生器的研制

很实用的一种伪随机信号发生器！信号开发必备

大小：0B | 2018-12-24 22:56:26
一种基于CPLD的伪随机序列发生器

摘要:介绍了一种利用EDA技术,在Altera的MAX7000S系列芯片上实现的伪随机序列发生器,...

大小：269KB | 2021-02-06 11:28:59
伪随机M序列发生器的vhdl代码及说明

大小：0B | 2018-12-07 16:02:03