slave spi 接口verilog 代码包括testbanch

Name: slave spi 接口verilog 代码包括testbanch
Rating: 4.5 (52 reviews)
Author: fangdatongfans

上传者：fangdatongfans 2019-05-25 04:33:40上传 GZ文件 612.17KB 热度 52次

附件为本人自己编写的slavespi接口代码，命令由外部定义！需者自取

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

: 码姐姐匿名网友 2019-05-25 04:33:41

还可以，有点用的资源

: 码姐姐匿名网友 2019-05-25 04:33:41

之前下载过，再次看看

: 码姐姐匿名网友 2019-05-25 04:33:41

还行，可做参考

slave spi接口verilog代码包括testbanch

附件为本人自己编写的slavespi接口代码，命令由外部定义！需者自取

大小：0B | 2019-05-25 04:33:40
SPI Slave接口Verilog

SPI Slave接口，实现与外部控制器的接口。实现外部SPI口到逻辑内部寄存器模块接口的转换

大小：0B | 2018-12-09 14:59:20
verilog SPI slave

大小：0B | 2019-01-01 20:50:52
spi slave verilog源码

实现spislave收发从dsp获取读写指令，地址信息，写入数据到指定地址，或者读取地址数据发回ds...

大小：0B | 2019-05-27 13:26:41
verilog spi slave.zip

Verilog源代码，有注释，仿真通过，上板验证通过，工作时钟频率约为0.8M/s。不调用IP，纯逻...

大小：0B | 2020-05-17 11:56:01
spi_verilog_master_slave.zip

SPI接口是嵌入式领域应用比较广泛的接口协议,总线协议接线简单,可扩展性强。压缩包中包含了spi硬件...

大小：18KB | 2020-11-17 11:00:25
SPI接口驱动verilog

DAC芯片需要需要FPGA通过SPI接口控制其内部的寄存器（即配置命令），所以FPGA需要发送配置命...

大小：0B | 2018-12-28 23:07:19
SHA1verilog testbanch

SHA1算法的testbench可以根据要求小幅度更改

大小：0B | 2020-05-15 14:46:52
spi_verilog_master_slave_latest.tar.gz

该项目在VerilogHDL中提供SPIMode-3主从模块。数据宽度为8位。它是为XilinxSp...

大小：0B | 2020-05-13 22:34:50
spi接口verilog语言描述

spi接口协议verilog语言描述

大小：0B | 2019-09-30 19:04:23
SPI接口的verilog实现

用verilog实现SPI的传输，包括RTL级源码和仿真文件等

大小：0B | 2019-04-28 23:52:45
verilog hdl spi接口例子

csdn上这样的例子太少了，偶看见以下链接，就传上来了，来源：http://blog.ednchin...

大小：0B | 2019-09-28 22:05:37
spi slave de

spi从机的收集和存储的方式和方法状态机的描写

大小：0B | 2019-08-02 04:00:34
verilog SPI slave IP www.fpga4fun.com

www.fpga4fun.com代码spislave，可以实现从接收，已经用DSP和FPGA通信测试...

大小：0B | 2019-09-05 14:18:40
DMA slave口的verilog代码

大小：0B | 2018-12-08 17:42:49
spi fpga verilog代码

简单易懂的spi线，使用Verilog语言编写，里面代码分为spi_master.v ;spi_sl...

大小：0B | 2018-12-29 05:40:59