verilog语言时钟代码

Name: verilog语言时钟代码
Rating: 4.5 (51 reviews)
Author: wyl_haohaoxuexi

上传者：wyl_haohaoxuexi 2019-05-14 17:53:29上传 ZIP文件 867.93KB 热度 51次

在DE2开发板上能够实现置数、清零、倒计时、正计时、以及蜂鸣报警的时钟

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

verilog语言时钟代码

在DE2开发板上能够实现置数、清零、倒计时、正计时、以及蜂鸣报警的时钟

大小：0B | 2019-05-14 17:53:29
verilog小时钟代码

verilog小时钟程序

大小：6KB | 2021-01-07 20:01:47
verilog电子时钟代码

verilog电子时钟代码

大小：0B | 2020-01-29 15:32:46
verilog时钟

采用verilog语言，运行在FPGA上的时钟程序，包括小时、分钟、秒，进行计时、

大小：0B | 2018-12-09 12:38:42
verilog写的时钟代码程序

六个数码管组成的时钟的简单的verilog代码。

大小：0B | 2019-04-27 23:34:21
基于verilog语言的数字时钟设计

有计时，跑表，闹钟，调整时间四大功能，功能完善，消逗也不错，

大小：0B | 2019-05-14 17:53:43
verilog时钟分频

大小：0B | 2018-12-08 07:46:40
数字时钟verilog

数字时钟verilog

大小：0B | 2019-09-07 02:52:43
verilog时钟显示

大小：0B | 2019-01-20 23:20:21
verilog时钟设计

FPGA 综合实验 always @(posedge clock0 or posedge clr) ...

大小：2KB | 2020-07-24 22:19:42
异步多时钟FIFO测试verilog代码

对应于异步多时钟FIFO的testbench文件。

大小：0B | 2019-07-14 00:15:28
基于verilog的定时时钟代码

大小：0B | 2018-12-31 17:27:46
Verilog时钟分频

verilog时钟分频,50Mhz分频成5Mhz的实现代码

大小：0B | 2019-09-03 08:40:44
数字时钟Verilog

数电课程设计FPGA上实现，设计要求1．有4只数码管分别显示小时及分钟2．用LED灯闪烁表示秒3．可...

大小：0B | 2019-07-05 20:39:54
FPGA实现时钟显示Verilog HDL语言

利用Verilog HDL语言编写数字逻辑,最终将程序下载到FPGA开发板上,用LED显示时钟信息。...

大小：285KB | 2020-08-16 03:44:43
带有双时钟fifo的串口Verilog代码

quartus上用verilog写的串口代码，分为收和发模块，例化的时候可以配置波特率，输入时钟和停...

大小：0B | 2019-09-27 16:48:53