关于FPGA的DDS的激励程序设计（VerilogHDL） 上传者：孤鸿 2019-05-06 10:57:04上传 NONE文件 747B 热度 50次 关于FPGA的DDS设计的激励程序，使用VerilogHDL语言编写，用于源程序的仿真。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2019-05-06 10:57:04 具有参考价值。 发表评论
具有参考价值。