基于FPGA的高频时钟的分频和分配设计

Name: 基于FPGA的高频时钟的分频和分配设计
Rating: 4.5 (40 reviews)
Author: a40587

上传者：a40587 2019-05-06 06:10:59上传 RAR文件 155.68 KB 热度 40次

基于FPGA的高频时钟的分频和分配设计

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

基于FPGA的高频时钟的分频和分配设计

基于FPGA的高频时钟的分频和分配设计

大小：155.68 KB | 2019-05-06 06:10:59
用FPGA实现高频时钟的分频和多路输出

摘　要:FPGA(现场可编程逻辑门阵列)内部集成了四个全数字片内延时锁定环电路(Delay-Lock...

大小：0B | 2019-09-06 05:27:27
基于FPGA的分频器设计

大小：0B | 2019-04-14 19:17:30
基于FPGA的时钟设计

基于FPGA的时钟设计全局时钟门控时钟多逻辑时钟等

大小：0B | 2019-07-19 15:28:29
基于FPGA的任意分频器设计

分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如A...

大小：175KB | 2020-08-30 02:13:31
基于FPGA的多种分频设计与实现

分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如a...

大小：0B | 2019-09-09 18:15:20
FPGA中基于状态机的时钟奇数分频

大小：0B | 2019-03-17 02:27:10
基于FPGA的数字时钟设计

大小：0B | 2019-02-11 03:49:04
基于FPGA的数字时钟的设计

：在Q-砒．sⅡ开发环境下，用Verilog HDL硬件描述语言设计了一个可以在FPGA芯片上实现的...

大小：167KB | 2020-07-18 14:57:14
基于FPGA的分频计数程序

基于FPGA的分频器设计，能够输出多个时钟信号

大小：0B | 2019-09-05 07:10:36
基于VHDL和FPGA的多种分频的实现方法

分频器是数字系统设计中的基本电路,根据不同设计的需要,我们会遇到偶数分频、奇数分频、半整数分频等,有...

大小：453KB | 2020-10-28 01:55:28
基于FPGA的可消除高频非线性的动态分频鉴相器

提出了一种可消除高频非线性的动态分频鉴相器的结构和实现方法,输入信号经波形变换后,利用FPGA进行分...

大小：515KB | 2020-10-28 07:55:20
FPGA分频器的设计

在FPGA硬件开发及应用当中经常会用到分频器，这是FEN分频器！

大小：0B | 2019-05-06 06:23:26
基于FPGA的任意分频器设计转

分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如A...

大小：222KB | 2020-08-31 03:05:52
基于FPGA的任意数值分频器设计

基于FPGA的任意数值分频器设计，偶数分频，奇数分频，任意小数分频

大小：0B | 2019-05-22 22:54:42
基于FPGA的通用可控分频器的设计

大小：0B | 2019-02-16 12:48:47