2,1,7卷积码的viterbi译码算法的FPGA实现,内容详细,而且附带源代码.rar 上传者：qq_59543 2019-04-27 21:10:24上传 RAR文件 1.59MB 热度 34次 2,1,7卷积码的viterbi译码算法的FPGA实现,内容详细,而且附带源代码.rar 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2019-04-27 21:10:24 VHDL程序，另外是（2,1,9）的卷积解码 码姐姐匿名网友 2019-04-27 21:10:24 下载后一堆乱码 完全在骗人呀 码姐姐匿名网友 2019-04-27 21:10:24 代码很好,可以用 码姐姐匿名网友 2019-04-27 21:10:24 谢谢分享，对毕设有帮助 码姐姐匿名网友 2019-04-27 21:10:24 讲得比较详细，可以好好研究研究 码姐姐匿名网友 2019-04-27 21:10:24 是一篇全英语的论文，不是很容易看懂啊！ 码姐姐匿名网友 2019-04-27 21:10:24 比较详细，但是自己还是有些看不懂。 码姐姐匿名网友 2019-04-27 21:10:24 这个项目我是自己验证，资源逻辑正确，值得大家下载。 码姐姐匿名网友 2019-04-27 21:10:24 很不错，比较详尽，帮助很大 发表评论
VHDL程序，另外是（2,1,9）的卷积解码
下载后一堆乱码 完全在骗人呀
代码很好,可以用
谢谢分享，对毕设有帮助
讲得比较详细，可以好好研究研究
是一篇全英语的论文，不是很容易看懂啊！
比较详细，但是自己还是有些看不懂。
这个项目我是自己验证，资源逻辑正确，值得大家下载。
很不错，比较详尽，帮助很大