Sohnia 这家伙很懒，什么也没写 资源：3 粉丝：0
+关注
Ta的上传资源列表
  • ALTERA FPGA设计约束

    描述影响编译器如何实现设计的定时和逻辑约束,如pin分配、设备选项、逻辑选项和定时约束。使用接口规划...

    大小：1.32MB | 2020-08-29 22:14:09
  • quartuii时序分析.pdf

    解释基本的静态定时分析原理和使用IntelQuartusPrimeProEdition软件定时分析仪...

    大小：1.29MB | 2020-05-25 05:16:01
  • 基于FPGA的FSK解调

    大小：0 | 2019-01-09 16:12:38