任小泽 这家伙很懒,什么也没写 资源:2 粉丝:0
Ta的上传资源列表
  • VHDL数字显示电路的设计1用VHDL设计具有清除端、使能端,计数范围为0~999的计数器,输出为8...

    大小:261KB | 2019-09-25 21:45:24
  • 本设计使用状态机设计一个二进制序列检测器,其功能是检测一个7位的二进制序列“1110010”,即输入...

    大小:76KB | 2019-04-30 01:14:54