ALU设计用VerilogHDL 用VerilogHDL设计一个模块,该模块实现了一个4bit的ALU,可以对两个4bit二进制操作数... 大小:2.44KB | 2019-04-28 00:45:10