存储篇之“SDRAM”-stm32设计人机界面

由于片上资源的稀缺，所以通常我们在进行FPGA开发时都会外扩存储器。目前主流的动态存储器已经是DDR的天下，但SDRAM仍以其良好的性价比存在于市场。黑金的EP4CE15采用的是一片型号为“K4S561632N-LC75”三星生产的32MB SDRAM。我们本章中将演示如何在Qsys中添加SDRAM的IP核。众所周知，对于SDRAM的IP核使用的难点在于确定SDRAM时钟的相移。

如何才能确定SDRAM时钟的相移呢？我们在这章中会通过Nios II的软件程序结合硬件来估算SDRAM时钟的相移，并借助ModelSim进行功能仿真来验证设计。我们使用的Quartus II套件升级为11.1 sp2（32位），ModelSim的版本为SE 10.1（32位）。

想知道更多关于如何进行SDRAM时钟相移估算的内容吗？可以参考这篇文章：SDRAM时钟相移估算。如果你对Quartus II调用ModelSim仿真感兴趣，这里有一个详细的教程：Quartus II调用ModelSim仿真。Quartus II与Modelsim联合仿真也提供了丰富的信息。

建立新项目时，首先建立项目文件夹“sdram_test”，然后将上一章完成的项目文件都复制到“sdram_test”文件夹下。进一步了解如何在Quartus II中进行时钟约束的详细内容，可以查看Quartus II的时钟约束sdc以及Quartus II时钟约束概念。

探索更多关于FPGA开发流程的知识，欢迎阅读这篇详尽的指南：使用QUARTUS II做FPGA开发全流程。对于新手来说，结合ModelSim进行仿真也是一个不可忽视的部分，Quartus II使用ModelSim过程含testbench可以为你提供实用的帮助。

这就是我们即将深入探讨的内容，准备好了吗？开始你的FPGA开发之旅吧！