常见问题---clk-mid codec问题

常见问题---clk t读写寄存器： techo "0x9c 0xcc" > /sys/kernel/debug/asoc/RK_RK3026/rk3026-codec/codec_reg tCat /sys/kernel/debug/asoc/RK_RK3026/rk3026-codec/codec_reg tLCLK:左右声道的时钟就是采样频率44.1K tMSLK:为主时钟，也叫系统时钟（Sys Clock），是采样频率的256倍或384倍。 RK为256为，11.2896M默认初始化tSCLK，也叫位时钟（BCLK），即对应数字音频的每一位数据，SCLK都有1个脉冲。SCLK的频率=2×采样频率×采样位数。为1.xxxM t寄存器设置是：MSLK=4*SCLK SCLK=64*采样频率也就是MSLK = 256*采样频率SCLK=2.8824实际测量ES8323 2.82M www.rockchips.com * * *