基于Verilog语言的DSP设计与验证

Name: 基于Verilog语言的DSP设计与验证
Rating: 4.5 (25 reviews)
Author: dan75958

上传者：dan75958 2024-07-01 15:05:10上传 RAR文件 58.03KB 热度 25次

本项目利用Verilog硬件描述语言实现了一个数字信号处理（DSP）模块，并提供了完整的测试平台（testbench）用于功能验证。

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

基于Verilog语言的DSP设计与验证

本项目利用Verilog硬件描述语言实现了一个数字信号处理（DSP）模块，并提供了完整的测试平台（t...

大小：58.03KB | 2024-07-01 15:05:10
Verilog设计与验证

很好的verilog入门书籍，讲解的很直观，就是看这本书入门的。

大小：0B | 2019-05-13 16:52:17
设计与验证verilog hdl

EDA先锋工作室出的书，实际工作意义非凡。让你真正理解什么是硬件设计语言。让你真正理解什么是行为级描...

大小：0B | 2020-05-20 11:56:42
设计与验证verilog HDL

本书以实例讲解的方式对hdl语言的设计方法进行介绍。全书共分9章，第1章至第3章主要介绍了veril...

大小：0B | 2020-04-26 06:57:42
设计与验证:verilog HDL

大小：0B | 2020-04-26 06:57:42
设计与验证Verilog光盘

为书籍《验证与设计：verilog》所附光盘中内容，包含书中所有示例的源代码，作为初学Verilog...

大小：0B | 2020-05-20 11:56:45
设计与验证Verilog HDL

大小：0B | 2018-12-08 23:18:02
Verilog经典设计与验证

Verilog硬件描述语言经典教科书，简洁明了，对于IC设计和FPGA设计新手极有帮助。

大小：0B | 2019-05-13 16:52:17
《设计与验证verilog hdl》

大小：0B | 2019-04-08 22:29:47
基于Verilog的RISC MCU中断系统的设计与验证

详细论述了4位RISC MCU中断系统的Verilog设计实现过程。该MCU采用PIC两级流水线结构...

大小：239KB | 2020-10-28 07:56:19
Verilog 设计与验证——逻辑验证与Testbench 编写

大小：0B | 2019-04-08 22:30:13
设计与验证Verilog_实例

大小：0B | 2019-04-11 07:19:42
设计与验证Verilog带源码

Design and verification of Verilog (with source co...

大小：0B | 2019-06-22 02:53:20
设计与验证Verilog加HDL

设计与验证：Verilog+HDL

大小：7.63 MB | 2022-08-01 05:15:06
设计与验证Verilog HDL的源代码

王诚、吴继华编《设计与验证:Verilog HDL》的源代码实例。很有价值

大小：1.79MB | 2020-08-15 23:19:24
设计与验证Verilog HDL.rar

设计与验证：Verilog_HDL.pdf+光盘Examples

大小：0B | 2019-10-04 09:22:18