基于C语言的RS(7,3)编码器设计

Name: 基于C语言的RS(7,3)编码器设计
Rating: 4.5 (39 reviews)
Author: qq_87442184

上传者：qq_87442184 2024-04-19 15:01:26上传 DOC文件 1.06MB 热度 39次

RS(7,3)编码器设计

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

基于C语言的RS(7,3)编码器设计

RS(7,3)编码器设计

大小：1.06MB | 2024-04-19 15:01:26
基于FPGA的RS编码器

FPGA进行RS编码，其设计的关键是伽罗华域乘法器，内附WORD说明

大小：0B | 2018-12-25 08:06:27
基于FPGA的RS编码器的设计与实现

本文讲述的是基于FPGA的RS编码器的设计与实现。

大小：69KB | 2020-08-29 18:58:42
RS码编码器HDL语言描述

RS码编码器的VerilogHDL源代码

大小：0B | 2019-07-18 03:30:35
(7,3)循环码编码、译码的实现

大小：0B | 2018-12-07 09:57:11
基于高速多模式RS编码器的设计方案

导读:L频段宽带航空数据链系统(L-DACS1)是未来L波段航空数据通信系统的候选方案之一。这里基于...

大小：198KB | 2021-02-25 22:20:48
rs编码器matlab程序

rs编码器的matlab编码程序，输入为0-7的整数，代表GF域中的元素

大小：0B | 2019-05-16 11:43:09
RS编码器的优化设计及FPGA实现

引言Reed-Solomon码首先是由Reed和Solomon两人于1960年提出来的,简称为RS码...

大小：681KB | 2020-10-28 01:49:12
RS编码器的VerilogHDL程序实现

RS(Reed-Solomon)码是差错控制领域中一类重要的线性分组码，由于其出众的纠错能力，被广泛...

大小：0B | 2019-05-07 22:39:28
240176240192240163RS码编码器

该编码器为(240,176)、(240,192)、(240,163)编码器

大小：3KB | 2020-10-26 18:22:55
Verilog实现RS编码器255247

通过FPGA现场可编程逻辑器件，速度快，处理能力好，编写了RS编码器，带八个校验位，可以有效地进行纠...

大小：0B | 2019-05-07 22:38:47
RS通信编码器的优化设计及FPGA实现

RS码是纠错能力很强的一类线性纠错码类,被广泛用于各种通信系统和计算机存储系统中。介绍了一种优化编码...

大小：663KB | 2020-10-28 02:48:48
HDB3编码器的设计

大小：0B | 2019-03-05 11:59:08
基于FPGA的基带编码器设计

Design of Baseband Encoder Based on FPGA

大小：0B | 2019-06-27 13:17:17
GF23RS64编码器verilog设计

伽罗华域GF(2^3)上的RS(6,4)编码器verilog设计,可下到板子上,chipscope可...

大小：3.47MB | 2020-10-03 14:55:03
易语言编码器

大小：0B | 2019-02-20 20:27:12