基于MIPS32的五级流水CPU设计任务书

本任务书旨在探讨基于MIPS32架构的五级流水CPU设计与实现，着重支持指令SLTU、ADD和SUB。在CPU设计中，五级流水架构是一种常见的设计，其包括取指（IF）、译码（ID）、执行（EX）、访存（MEM）和写回（WB）五个阶段。针对指令SLTU（无符号数比较小于）、ADD（加法）、SUB（减法），需要精心设计并在五级流水中实现相应功能。SLTU指令用于无符号数的比较，ADD和SUB指令则为常见的算术操作提供支持。任务书将详细阐述各个阶段的设计要求、指令功能描述及其在CPU中的具体实现，旨在完整呈现MIPS32五级流水CPU的设计思路和技术要点。