华中科技大学(HUST)头歌计算机组织与运算器设计1-11关实验答案

本文提供了华中科技大学计算机组织与运算器设计1-11关的实验答案。包括了使用Verilog HDL实现的单周期54条MIPS指令的CPU设计、前仿真、后仿真和下板调试运行的详细过程。每一关关卡都有具体的设计要求和实现步骤，包括8位可控加减法电路设计、CLA182四位先行进位电路设计、4位快速加法器设计、16位快速加法器设计、32位快速加法器设计、5位无符号阵列乘法器设计、6位有符号补码阵列乘法器设计、乘法流水线设计、原码—位乘法器设计、补码—位乘法器设计以及MIPS运算器设计。