FPGA高速采集峰值检测并记录位置

该模块主要实现针对单音/脉冲信号进行峰值检测，记录其位置信息，适用于ADC采集信号波形处理。通过并行数据排序处理，对2Gsps adc输入到FPGA的8路并行数据进行处理，并寄存data_1之前一点数据adc_data_first和data_8之后晚一点数据adc_data_end，以实现对data_1和data_8这两点边界的检测。基于三个点中中间位置数是否是峰值的检测方法，检测到的峰值点以16位计数器输出，并记录其位置。例程仅供参考，欢迎提出建议。