一款32位嵌入式CPU的定点加法器设计

Name: 一款32位嵌入式CPU的定点加法器设计
Rating: 4.5 (45 reviews)
Author: hopeless3172

上传者：hopeless3172 2023-01-17 10:38:57上传 PDF文件 262.708 KB 热度 45次

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

一款32位嵌入式CPU的定点加法器设计

大小：262.708 KB | 2023-01-17 10:38:57
嵌入式系统ARM技术中的一款32位嵌入式CPU的定点加法器设计

摘要:根据一块32位嵌入式CPU的400MHz主频的要求,结合该CPU五级流水线结构,并借鉴各种算法...

大小：82KB | 2020-12-13 09:30:26
嵌入式系统ARM技术中的一款32位嵌入式CPU的定点加法器设

从CPU的指令执行频率上看,算术逻辑单元、程序计数器、协处理器是CPU中使用频率最多的模块,而加法器...

大小：266KB | 2020-12-13 11:18:14
32位加法器

32位的加法器，仿真可用。VHDL语言实现

大小：0B | 2018-12-28 17:16:41
32位加法器.rar

内含32位，8位，4位加法器的vhd文件和验证32位加法器的波形图vwf文件，刚做完实验都能成功运行...

大小：4KB | 2020-07-30 18:56:51
32位快速加法器

带流水线的32位快速加法器。在设计过程中，将串行进位加法器和超前进位加法器相结合，即克服了完全采用超...

大小：0B | 2019-04-27 04:30:12
8位加法器的设计

大小：0B | 2019-01-08 09:39:01
32位浮点加法器verilog

32位浮点加法器verilog代码无仿真可用很好用欢迎使用

大小：0B | 2019-07-09 06:33:11
32位加法器 verilog代码

大小：0B | 2018-12-07 10:00:43
32位进位选择加法器

32位进位选择加法器，内含4位加法器、选择器等模块，成功实现32位的进位选择加法，快速有效.rar

大小：0B | 2019-09-03 21:37:27
32位快速加法器Verilog

32位超前进位快速加法器经过Isim仿真测试正确的32位超前加法器编写语言Verilog-HDL基于...

大小：0B | 2019-07-08 19:35:52
1024位加法器

大小：0B | 2019-04-09 07:03:02
加法器设计

一种64位加法器的设计方法，，设计加法器的同学可参考

大小：0B | 2019-07-07 00:01:20
4位加法器设计报告

可用于单片机最小系统开发，希望能够帮到你们解决一些实际问题。

大小：0B | 2019-07-09 19:18:12
32位加法器lookahead算法verilog

32位加法器lookahead算法verilog先实现4位，再实现4*8=32位

大小：0B | 2019-05-15 13:38:52
八位加法器设计

基于vivado开发平台使用Verilog实现四位加法器的设计然后再级联实现八位加法器

大小：0B | 2019-05-14 23:39:32