西北工业大学数字逻辑与Verilog设计实验四供学弟学妹们参考
实验目的掌握可综合Verilog语言进行状态机设计及测试验证学习如何在FPGA进行设计实现.实验内容QuartusII软件基本使用步骤下跑马灯设计及FPGA实现有限状态机设计教材Figure6.86包括源码测试代码实验结果截图和实验结果分析.
下载地址
用户评论
