为什么在 Verilog HDL 设计中一定要用同步而不能用异步时序逻辑?
同步时序逻辑是指表示状态的寄存器组的值只可能在确定的触发条件发生时刻改变。只能由时钟的正跳沿或负跳沿触发的状态机就是一例。always @(posedge clock) 就是一个同步时序逻辑的触发条件, 表示由该 always 控制的 begin end 块中寄存器变量重新赋值的情形只有可能在 clock 正跳沿发生。 而异步时序逻辑是指触发条件由多个控制因素组成,任何一个因素的跳变都可以引起触发。记录状态的寄存器组其时钟输入端不是都连结在同一个时钟信号上。例如用一个触发器的输出连结到另一个触发器的时钟端去触发的就是异步时序逻辑。 用 Verilog HDL 设计的可综合模块,必须避免使用
下载地址
用户评论
作者在文章中提供了大量的实例和案例来支持他的论点，这使得读者能够更好地理解并验证作者的观点。
这篇文章对于为什么在VerilogHDL设计中要使用同步而不是异步时序逻辑做了详细的解释，让人对这个问题有了更清晰的认识。
作者在文章中以事实和逻辑娓娓道来，没有夸大其词或者过于主观，这使得文章更加可信度高。
文章的语言简洁明了，没有使用过于复杂的专业术语，让读者能够轻松理解其中的内容。
阅读完这篇文章后，我对VerilogHDL设计中同步与异步时序逻辑的区别有了更深入的理解，非常感谢作者的分享。