TI KeyStone多核DSP上高度并行的低成本嵌入式HEVC视频编码器

尽管新兴的视频编码标准HEVC将其H.264 / AVC的编码性能提高了一倍,但其显着提高的计算复杂度却使HEVC编码器在嵌入式处理器(例如数字信号处理器)的实时应用中使用时遇到了很大的障碍。 DSP)。在本文中,精心设计和实现了基于TI Keystone多核TMS320C6678 DSP的高度并行的低成本快速HEVC编码解决方案。首先,在充分考虑硬件特性的前提下,重新设计了具有CTU级并行性的HEVC编码器的整体结构,以很好地支持编码并行性。其次,提出了一种低延迟,低内存的多核数据传输机制,以减少内部L2存储器与外部DDR3之间的数据访问延迟。第三,使用TI功能强大的C6000 SIMD指令识别并优化编码瓶颈,即最耗时的编码模块。实验结果表明,与基于CPU的HM参考软件相比,我们在TI TMS320C6678 DSP上提出的HEVC编码器可以显着提高实时容量,并具有可容忍的性能损失,在平均465.50倍的加速下,性能损失为0.93dB。在功率受限的实时视频应用中是理想的。