具有背景失调校准的两路交错式7 b 2.4 GS / s 1 Then 2 b /周期SAR ADC

本文提出了一种在28nm CMOS中的2x时间交错的7-b 2.4-GS / s 1-then-2 b /周期SAR ADC。 提出的带有背景偏移校准的1-then-2 b /周期方案已提高了多位SAR体系结构的过程电压温度灵敏度。 通过预充电降低方案,消除了传统的大开关能量和费时的预充电操作,这同时实现了简单的控制逻辑,而无需Vcm电压。 此外,在芯片上实现了背景偏移校准,该校准不涉及任何额外的相位或校准输入信号。 它的操作很好地嵌入了1-then-2 b / cycle架构中,因此对ADC内核的修改非常少。 借助改进的边缘DAC结构和高速动态逻辑电路,单通道ADC在0.9V电源下的工作速率为1.2 GS / s。 使用双向时间交织,该原型在2.4 GHz下采样,并消耗5 mW的功率,包括片上背景偏移校准。 它在奈奎斯特(Nyquist)处显示40.05 dB的SNDR,导致Walden FoM为25.3 fJ /转换步长。 测量结果表明,在宽范围的温度,电源和输入共模变化范围内,ADC的SNDR可以保持在38 dBat 2 GS / s以上。