FPGA用verilog结合原理图输入实现串口功能 上传者：dabaolaozuo 2019-01-07 04:04:33上传 其他文件 500kb 热度 67次 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2019-01-07 04:04:33 你好，这个收发是共用一个引脚吗 码姐姐匿名网友 2019-01-07 04:04:33 不错的，可以用，谢了！ 码姐姐匿名网友 2019-01-07 04:04:33 哈哈很不错，解决了我的问题 码姐姐匿名网友 2019-01-07 04:04:33 不错，刚弄的频率源需要这个来配置 码姐姐匿名网友 2019-01-07 04:04:33 好东西 能用 码姐姐匿名网友 2019-01-07 04:04:33 代码很好用，串口收发功能都能够很好的实现。 发表评论
你好，这个收发是共用一个引脚吗
不错的，可以用，谢了！
哈哈很不错，解决了我的问题
不错，刚弄的频率源需要这个来配置
好东西 能用
代码很好用，串口收发功能都能够很好的实现。