FPGA用verilog结合原理图输入实现串口功能 上传者：dabaolaozuo 2019-01-07 04:04:33上传 其他文件 500kb 热度 52次 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2019-01-07 04:04:33 你好，这个收发是共用一个引脚吗 码姐姐匿名网友 2019-01-07 04:04:33 不错的，可以用，谢了！ 码姐姐匿名网友 2019-01-07 04:04:33 哈哈很不错，解决了我的问题 码姐姐匿名网友 2019-01-07 04:04:33 不错，刚弄的频率源需要这个来配置 码姐姐匿名网友 2019-01-07 04:04:33 好东西 能用 码姐姐匿名网友 2019-01-07 04:04:33 代码很好用，串口收发功能都能够很好的实现。 发表评论 dabaolaozuo 资源：5 粉丝：0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
你好，这个收发是共用一个引脚吗
不错的，可以用，谢了！
哈哈很不错，解决了我的问题
不错，刚弄的频率源需要这个来配置
好东西 能用
代码很好用，串口收发功能都能够很好的实现。