面向物联网应用的DRAM与STT MRAM异构内存系统

DRAM内存由于刷新能耗高已无法满足未来应用对物联网终端低能耗的需求。新型非易失存储器具有静态功耗低、存储密度高、读写性能与DRAM相当等特点。其中,STT-MRAM是最有希望取代DRAM成为下一代内存的新型非易失存储器之一。构建DRAM与STT-MRAM异构内存系统,并提出一种基于数据高速缓存访存特征的“分时-并行”异构内存数据迁移算法,在保证内存系统性能的前提下,降低内存系统能耗。使用商用DRAM与STT-MRAM的Verilog模型搭建支持异构内存系统的硬件仿真平台。实验结果表明,文中提出的DRAM与STT-MRAM异构内存系统与DRAM内存相比,性能相当,内存能耗平均降低27%。