VerilogHDL编写的4位BCD码转BIN码输出

Name: VerilogHDL编写的4位BCD码转BIN码输出
Rating: 4.5 (24 reviews)
Author: qqexposure90263

上传者：qqexposure90263 2021-01-07 00:50:53上传 RAR文件 848.22KB 热度 24次

Quartus 完整的工程,verilog HDL语言编写,主要用于单片机直接读取4片BCD拔码开关,通过16位并行总线输出

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

VerilogHDL编写的4位BCD码转BIN码输出

Quartus 完整的工程,verilog HDL语言编写,主要用于单片机直接读取4片BCD拔码开关...

大小：848KB | 2021-01-07 00:50:53
4位BCD码相加的汇编masm

汇编两位bcd码相加

大小：0B | 2019-05-01 04:06:01
4位BCD码加法器的设计

ALU的设计与仿真—4位BCD码加法器的设计本次的设计内容是ALU的设计与仿真—4位BCD码加法器...

大小：0B | 2018-12-28 21:19:23
BCD码转ASCII码的汇编程序

通过子程序段间调用实现BCD码转ASCII码，经典汇编实例

大小：0B | 2019-04-27 03:59:16
32位2进制转BCD码Verilog源代码

大小：0B | 2018-12-07 13:53:23
8位二进制转BCD码.docx

使用Verilog语言开发的将8位转入二进制数据转换为BCD码，其中转换后分别输出为个、十、百位。

大小：0B | 2019-07-23 00:43:21
八位二进制转bcd码

用multisim11来实现八位二进制对bcd码得转换。其中包含了multisim实验电路图，可进行...

大小：0B | 2019-04-27 04:00:36
VERILOG编写的BCD码转2进制的参数化文件

BCD code written by VERILOG to binary parameterize...

大小：0B | 2019-06-22 16:21:56
用VHDL编写的一位BCD码的加减法

用VHDL语言编写的关于一位BCD码的加减法的程序

大小：0B | 2018-12-16 21:18:36
4位BCD码可逆计数器1.docx

.

大小：1.19MB | 2023-01-10 03:26:25
二进制转BCD码VHDL

一个较为适合初学者（CPLD\FPGA）的VHDL语言程序

大小：0B | 2019-05-16 09:42:43
二进制转bcd码（Verilog）

大小：0B | 2018-12-07 13:52:38
基于verilog的BIN_BCD码转换器

输入为不大于999999的二进制数，输出为24bitBCD码；转换时长为20个时钟周期。

大小：0B | 2019-05-27 14:12:40
十六进制数转BCD码显示

在计算机中,数据是以0和1的二进制方式来表示的。比如一个8位的二进制数,就表示为 0001 0001...

大小：29KB | 2020-09-20 20:13:38
verilog 二进制转bcd码

大小：0B | 2018-12-07 13:53:24
BCDBCD码转换BCD码转换

大小：0B | 2018-12-07 13:52:36