电子测量中的系统级芯片开发需要解决易测性设计问题

从根本上讲,复杂系统级芯片的测试与验证问题与CMOS技术以前一直推测的物理极限存在冲突。在设计系统级芯片时,设计人员需要处理数百万门线路的设计,但即使解决了复杂的线路设计,设计好的电路仍然需要进行验证和测试,这时候就会出现半导体物理方面的问题,为已十分复杂的系统增添许多不希望看到的物理效应。为此,验证和测试技术人员不得不急切地开发新工具和技术,以克服0.18μm及更微细工艺所带来的新难题。我们以可编程逻辑器件(PLD)设计作为一个例子。现在人们已经能够在一个PLD芯片上设计数百万门线路,所完成的系统采用复杂的工艺,至少用到了六个金属化层。芯片内除包含基本的门阵列以外,还含有存储器模块和其它IP