可编程定时器 终极定时解决方案

可编程定时器 终极定时解决方案 赛普拉斯定时技术部主管Ian Chen 如今,通信、计算和先进消费型系统中的复杂设计越来越容易受到最后时刻的设计变更、性能要求的不断攀升以及相关标准演进的影响。设计师必须保持灵活性,以便能够将关键元件的选择推迟到开发过程的后期来进行。在关键逻辑器件的可编程性会影响到产品面市目标实现的众多高端应用中,高性能复杂可编程逻辑器件(CPLD)正在逐步取代定制ASIC。然而,在可编程逻辑器件领域,CPLD的运行速度常常要比定制逻辑器件慢,而且价格也高得多。第二个关键的设计决策方面是基准定时信号(时钟)的生成和分配。在大多数复杂设计中,定时拓扑结构是需要最早做出的架构