基于Verilog的顺序状态逻辑FSM的设计与仿真

Name: 基于Verilog的顺序状态逻辑FSM的设计与仿真
Rating: 4.5 (37 reviews)
Author: 葡萄grape

上传者：葡萄grape 2020-12-02 16:58:37上传 PDF文件 310.57KB 热度 37次

以顺序状态逻辑有限状态机的设计为例,简要介绍了用Verilog语言进行集成电路设计的一般过程,并在ModelSim和DC环境下成功地进行了仿真和综合。

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

基于Verilog的顺序状态逻辑FSM设计与仿真

硬件描述语言Verilog为数字系统设计人员提供了一种在广泛抽象层次上描述数字系统的方式,同时,为计...

大小：94KB | 2020-12-02 17:23:20
基于Verilog的顺序状态逻辑FSM的设计与仿真

以顺序状态逻辑有限状态机的设计为例,简要介绍了用Verilog语言进行集成电路设计的一般过程,并在M...

大小：311KB | 2020-12-02 16:58:37
FSM状态机verilog实现

FSM状态机verilog实现，有限状态机的实现方式

大小：0B | 2019-08-02 00:25:38
基于的Verilog HDLDDS设计与仿真

详细阐~-t'l用 QuartusII实现 DDS(直接数字频率合成器)模块的方法和步骤...

大小：209KB | 2020-11-24 02:05:35
FSM的verilog研究

大小：0B | 2019-01-02 23:55:49
SystemVerilog与Verilog描述状态机(FSM)之比较

大小：0B | 2019-01-02 23:55:44
FSM状态机的设计规则

FSMs是FPGA设计中的同步时序方式设计

大小：0B | 2019-08-02 00:25:27
FSM有限状态机verilog

大小：0B | 2019-01-02 23:54:56
基于FSM和Verilog HDL的数字电路设计

机械工业出版社，作者彼德明斯/伊恩艾里奥特，本书全面的介绍了如何用状态机来设计数字电路，做IC设计的...

大小：0B | 2019-06-03 21:33:47
基于Verilog HDL的SVPWM算法的设计与仿真

空间矢量脉宽调制算法是电压型逆变器控制方面的研究热点,广泛应用于三相电力系统中。基于硬件的FPGA/...

大小：83KB | 2020-08-06 05:05:55
基于Verilog HDL的UART模块设计与仿真

通用异步收发器UART常用于微机和外设之间的数据交换,针对UART的特点,提出了一种基于Verilo...

大小：82KB | 2020-08-13 08:26:20
verilog FSM范例

verilog FSM 范例 //FSM always @(posedge clk or neged...

大小：0B | 2020-10-26 12:24:47
有限状态机FSM的设计与实现

有限状态机(FSM)是表示有限个状态及在这些状态之间的转移和动作等行为的数学模型,在计算机领域有着广...

大小：62KB | 2021-02-01 17:02:22
数字逻辑基础与Verilog设计

《数字逻辑基础与Verilog设计》(原书第2版)系统介绍数字逻辑基本概念与实际应用。主要内容包括：...

大小：0B | 2019-07-16 21:54:45
数字逻辑基础与verilog设计

本文件为《数字逻辑基础与verilog设计》原书第二版的PDF资源。

大小：0B | 2019-05-20 03:02:34
基于Verilog的有限状态机设计与优化

对verilog有限状态机进行了论述，能够有效理解状态机的原理和设计方法，给出了几种状态机的设计方法...

大小：0B | 2019-07-22 23:26:44