工研院芯片以Cadence 的Encounter低功率测试芯片

益华计算机(Cadence) 宣布,工业技术研究院(ITRI)系统芯片技术发展中心(STC)成功地利用Cadence(r) 的Encounter(r) 数字IC设计平台以及其RTL-GDSII低功率设计法设计出一颗低功率的测试芯片。其负责工研院的「Application-aware Power Management Solution Package — PAC-LP」计划,包括 DVFS (Dynamic Voltage Frequency Scaling,动态电压频率调整)芯片设计法、DVFS 芯片设计法适用之IP (电压转换电路和DVFS控制器)、以及动态式电源管理软件(Dynamic P