ddr_ctrl代码verilog

Name: ddr_ctrl代码verilog
Rating: 4.5 (42 reviews)
Author: ago7381

上传者：ago7381 2020-11-29 07:04:11上传 V文件 575.3KB 热度 42次

用于控制ddr模块的源码,verilog,代码风格比较好,很容易看懂,可以拿到FPGA也可以改下作为数字芯片的代码,

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

ddr_ctrl代码verilog

用于控制ddr模块的源码,verilog,代码风格比较好,很容易看懂,可以拿到FPGA也可以改下作为...

大小：575KB | 2020-11-29 07:04:11
ddr_ctrl.v

DDR控制代码,直接调用DDR IP核,没有AXI接口。代码写数据,然后再读出,校验读写数据是否一致...

大小：6KB | 2020-09-11 06:53:03
ref ddr sdram verilog代码

ref-ddr-sdram-verilog代码

大小：874.305 KB | 2023-02-04 07:26:21
ddr_verilog

ddr控制器的程序,用verilog语言实现,带有仿真文件,可以直接使用,保证正确

大小：728KB | 2020-12-28 20:08:46
ISE DDR32GB Verilog代码

该代码是FPGA Verilog硬件语言代码,可实现DDR3的读写操作,采用xilinx的ISE程序...

大小：45.00MB | 2021-04-18 21:48:35
ddr verilog仿真模型

Ddr verilog simulation model

大小：0B | 2019-06-22 00:09:28
DDR2接口verilog

对Mt47H32M16bnddr2 的控制读写功能,通过对该程序的修改能够做视频处理。

大小：108KB | 2020-08-17 04:57:16
vivado_Verilog_DDR3

利用vivado的MIGIP来实现DDR3读写操作，用verilog实现

大小：0B | 2018-12-28 12:29:25
ddr4_verilog_models.zip

micronddr4verilog仿真模型，包含NC_verilog、modelsim_verilo...

大小：0B | 2019-05-31 07:36:53
DDR2SDRAM verilog模块

DDR2SDRAM的软件模块源代码，主要用于DDR2SDRAM控制器的仿真，以及外部存储的仿真

大小：0B | 2019-07-27 23:15:49
2048Mb_ddr2_verilog_model

很好的verilog模型，方便验证DDR2Controller

大小：0B | 2020-05-19 18:44:10
DDR控制器xilinxmig用户自定义代码verilog

本代码为DDR控制器的xilinxmig用户自定义verilog源代码，自己用状态机写的代码。

大小：0B | 2019-05-15 12:31:55
383684ref ddr sdram verilog.zip

Altera DDR SDRAM 控制器的白皮书,包括源码和设计文档,仿真文件也有,整个工程用Mod...

大小：883KB | 2021-05-05 23:37:58
Verilog编写的ddr2控制器

Ddr2 controller written by Verilog

大小：0B | 2019-06-25 17:40:53
DDR2verilog模式下测试程序

DDR2测试实验，verilog模式下测试程序，通过signaltapII来观察DDR2的运行情况

大小：0B | 2019-05-19 12:21:04
DDR SDRAM控制器verilog代码及中文说明文档

DDRSDRAM控制器verilog代码及中文说明文档

大小：0B | 2019-07-06 17:33:43