EDA/PLD中的基于VHDL语言的IP核验证设计

引言 代码纯化.指在代码设计中及完成后进行自定义的、IEEE标准的、设计重用的、可综合性和可测试性等方面的规则检查; 代码覆盖率分析.研究仿真中的测试矢量是否足够; 设计性能和面积分析.在设计逻辑综合过程中分析所设计的RTL所能达到的性能和面积要求; 可测性分析:IP核设计重用中的关键技术。如何保证IP核的高测试覆盖率,如何保证IP核在集成到SoC中后的可测试性.是该阶段分析的主要目标。所以在IP核实现之前.要检查IP核设计中是否违反了可测性设计规则; 低功耗分析:SoC的重要衡量指标。我们在IP核设计阶段就需要将TP核功耗参数进行精确估计并进行相应的功耗优化设计