嵌入式系统/ARM技术中的关于quartus生成IP核的仿真出错问题的解决

对MegaCore的生成从头至尾操作了一遍,说实话很是复杂,不过,大家都知道quartus的IP可以直接拿来用的,大大节省了开发时间,而且其代码是绝对优化的;所有的前奏都操作成功,设置没什么问题,开始对生成的fft.vhd文件进行编译,点击Start Compilation,第一感觉:慢!编译很慢,应该是文件太庞大了吧,需要生成很多信息,在Status里观察进度,Full Compilation进行至80%,报错! 无奈,但没能通过EDA Netlist Writer,查找错误信息,简单六行: 主要错误: Error:Can''t generate netli