基于图形的物理综合可满足先进FPGA设计需求

传统的综合技术越来越不能满足当今采用90纳米及以下工艺节点实现的非常大且复杂的FPGA设计的需求了。问题是传统的FPGA综合引擎是基于源自ASIC的方法,如底层规划、区域内优化(IPO,In-place Optimization)以及具有物理意识的综合(physically-aware synthesis)等。然而,这些从ASIC得来的综合算法并不适用于FPGA的常规架构和预定义的布线资源。