EDA/PLD中的基于FPGA与DDS的信号源设计与实现

目前,大多通信设备都是针对某一种或少量几种固定的通信体制、信号调制样式以及信号特征参数,例如GSM移动通信信号只有GMSK一种调制样式,其调制速率为22.8 Kbit/s,因此这类通信设备中的数字信号激励器或数字波形形成电路大多采用专用集成芯片实现。而本文设计了一个通用的数字信号激励器,以产生所需要的各种信号调制模式的信号波形,且对每一种调制样式信号的各种特征参数能够灵活控制。 1 数学模型 为了保证高性能以及灵活性,现代通信对抗干扰设备通常采用FPGA+DAC的工作模式,在一些快速复杂的应用环境下,则可采用高性能的FPGA和DSP协同工作,作为数字干扰激励器的核心,同时为保证对跳