提高DFT设计测试覆盖率的一种有效方法 上传者：亚运会呀 2020-10-28 07:09:44上传 PDF文件 125.51KB 热度 39次 在实际的DFT设计中,存在对测试覆盖率有较大损害的两种情况:一种存在于数字逻辑-模拟逻辑(包括存储器)输入-输出处之阴影部分,另一种存在于特定的多芯片封装情况下未绑出的输入-输出焊垫处。二者的共同点在于:测试模式下部分逻辑的不可控或不可观测。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 发表评论
