疏耦合RFID标签芯片的编解码系统设计

提出了一种基于ISO/IEC15693 协议的标签芯片编解码系统设计的实现方法,使编解码更加完整准确。采用Verilog HDL建立RTL模型,用ModelSim进行功能仿真,并在Altera DE2-115与射频前端搭建的平台上进行了FPGA验证。最后不仅功能验证正确,而且比协议中要求的识别凹槽宽度范围广,处理更加灵活,同时减小了射频前端模拟解调的压力。对其他编解码系统的实现也有一定的借鉴意义。