时钟抖动和相位噪声对采样系统的影响

随着直接中频采样的更高分辨力数据转换器的上市,系统设计师必须对低抖动时钟电路做出有助于性能与成本折衷的抉择。制造商用来规定时钟抖动的很多传统方法并不适用于数据转换器,或者说,充其量也只能反映问题的一部分。如果对时钟电路的规范和设计没有恰当的了解,你就不能实现这些数据转换器的最佳性能。