一种并口数据的采集和存储的设计与实现

引 言 在雷达的控制和数据采集系统中通常采用并行数据总线方式进行控制信号传输和数据交换。在以往的设计中,大量使用中小规模集成电路及分立元件搭建总线数据采集和控制功能模块,不仅占用较大的印制板面积,而且设计工作量大,时序控制复杂,采集速度不理想。 将CPLD应用到该系统的设计中可以有效地解决上述问题。CPLD可以实现许多中小规模集成电路的功能,因此可以有效地减少印制板上功能模块的面积,同时减少系统体积。利用CPLD的在线编程和仿真功能可以模拟系统各类信号的时序,大大提高设计效率。 l 系统硬件结构 为了实现高速数据处理与数据传送,系统采用CP-CI总线接口形式。该设计方案为雷达系