Stratus HLS工具在高性能双精度浮点乘法设计中的应用流程

双精度浮点乘法部件是高性能CPU的核心运算部件之一。描述了使用Cadence Stratus HLS工具设计和实现双精度浮点乘法部件,探索新设计方法学在关键路径延时调整、数据路径优化以及低功耗优化等问题的解决方法,并探讨如何将新的设计流程结合到原有项目开发中等问题。最终,高阶综合设计的RTL,在28 nm工艺下综合实现频率为2.5 GHz、面积为28 211 μm2,基本满足高性能微处理器的开发要求,增强了在项目中更加广泛地使用新设计方法学的信心。