WBAN中Δ Σ调制器的设计及纳米级实现

基于15 bit字长累加器和预设LSB噪声抑制技术,在90 nm CMOS工艺下对MASH 结构Δ-Σ调制器进行了优化设计和实现。实验结果表明,优化后的Δ-Σ调制器能够在噪声抑制性能、器件尺寸及功耗上达到最优化的平衡,器件尺寸仅为40.5 μm×45 μm,功耗仅为34 μW,满足无线人体局域网器件微型化和超低功耗的严格要求。作为阶段性研究,实验结果为下一步无线收发器的设计提供了重要的理论及设计参考。