基于FPGA的跳扩频信号发送系统设计

依据跳扩频通信信号的需求,设计了以FPGA和DDS为架构,用VHDL语言编程实现的跳扩频信号发送系统,该系统能以连续的4.8 Kb/s的速率、在108~155.975 MHz范围内宽间隔跳频发送数据。本设计的主要优点是采用了软件无线电技术,使用高速、高稳定性和高可靠性的集成芯片,体积小重量轻,性价比高。实验结果证明,该跳频信号发送系统可在其外部参数可控的情况下,稳定地传送全频段跳频信号,具有较高的应用价值。