FPGA串口数据包协议解析后的通过单口RAM和FIFO数据存储 上传者：yanwurui 2020-10-02 23:45:30上传 RAR文件 6.33MB 热度 20次 关于FPGA在解析带有数据包协议的数据存储问题。FPGA先根据数据包协议接收数据并存储到RAM,在接收到完整一包数据后,将数据从RAM转移到FIFO中,后端的数据处理或者数据转发可以直接从FIFO读取。本代码模拟数据写入RAM,然后到FIFO过程。开发环境 Quartus18.1 ,开发语言 Verilog,仿真软件 Modelsim 6.6c 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 发表评论 yanwurui 资源：11 粉丝：0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
