电源问题使得CPLD寄存器清零 上传者：qq_18997 2020-09-15 01:47:54上传 PDF文件 42.31KB 热度 22次 最近做了一个关于CPLD的项目,其实也可以使用FPGA,但是为了成本就利用了CPLD,结果编译程序,时钟约束都是正常的,但是程序运行一段时间后出现异常,但是异常出现时间都不确定,最初还以为是自己程序的问题,改呀改呀,但是还是出现那个异常。郁闷了几天。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 发表评论
