设计复杂系统的定时电路
为今天的高速系统设计时钟定时电路不是一件简单的事情。不断提高的时钟频率、不断缩小的定时裕度和越来越紧张的电路板布局导致一系列的偏移、噪声、串扰及其他信号完整性问题
下载地址
用户评论
