使用工具查看RTL代码覆盖率.docx 上传者:qq_28085 2020-09-03 06:12:04上传 DOCX文件 22.83KB 热度 36次 现在大部分公司做数字芯片开发都需要用到Verilog,在RTL 代码即将完成时,有必要使用vcs + DVE去查看经过仿真后的CASE代码覆盖率,保证代码本身是没问题的。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 发表评论