UART干扰算法.zip 上传者：qq_90187 2020-08-29 13:12:29上传 ZIP文件 33.72MB 热度 28次 使用verilog HDL语言实现串口通信,接收部分添加防干扰算法。 操作平台vivado2017.4,FPGA芯片K732T。 如有错误请私信,虚心求教,谢谢。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 发表评论
