一种适用于DSP的安全模块的设计《微电子学与计算机》

摘要:为了提高DSP系统的安全性能,结合AES总线加密和数据完整性检测两种安全方式,设计了一种新的安全机制。然后采用流水线技术对这种安全机制进行了硬件实现。利用Xilinx公司Virtex5系列的xc5vlx30-3ff324 FPGA硬件实现结果表明,安全模块的最高频率达到230.265MHz,数据吞吐量可达7.19Gbps,满足DSP高实时性和大数据吞吐量的应用要求。